BEST AVAILABLE COPY

(54) NON-VOLATILE SEMICONDUCTOR MEMORY

(11), 3-250495 (A), (43) 8

(43) 8.11.1991 (19) JP


(21) Appl. No. 2-48126 (22) 28.2.1990

(71) TOSHIBA CORP (72) MASAMICHI ASANO

(51) Int. Cl3. G11C16 06.H01L27/115.H01L29/788,H01L29 792

PURPOSE: To prevent the generation of malfunction in a non-selected memory cell and to improve the reliability of the non-volatile semiconductor memory by collectively erasing memory cells in each block, and at the time of writing data in a certain block, inhibiting the impression of a writing signal to other blocks.

CONSTITUTION: Erasing gates for respective memory cells in plural memory cell arrays 31-1 to 31-k are used in common in each block and connected to erasing lines EL1 to ELk. At the time of erasing the array 31-1, a decoder 44-1 is selected, an erasing voltage is impressed to the line EL1, all word lines in respective arrays 31 are turned to 0V and all the memory cells of the array 31-1 are simultaneously erased. At the time of writing, a writing voltage is outputted from an input circuit 35, a data line DL1 is set up to 10V, a word line WL1 is selected to write data in the cell M1. All block selection FETs 42-1 to 42-n in the unselected block arrays 31-2 to 31-k are turned off and all common drains 43 in the arrays 31-2 to 31-k are turned to almost 0V.



32-1-32 k, raw decoder, 33, column decoder, 35 data in circuit, 37 sense amplifier. 35 data output circuit, 44-1-3 erasing decoder, 151 53k block selecting decoder, column address, or erasing address, plack selecting address.

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-250495

@Int. Cl. 5

識別記号

广内祭理番号

④公開 平成3年(1991)11月8日

G 11 C · 16/06 H 01 L 27/115 29/788 29/792

> 8522-5L 8522 - 5 L8831-5F

G 11 C 17/00

3 0 9 3 0 9 Α

7514 - 5 F

H 01 L 27/10 29/78 4 3 3 7 4 1

審査請求 有 請求項の数 5 (全14頁)

◎発明の名称

不揮発性半導体メモリ

21)特 願 平2-48126

図出 平 2(1990) 2月28日

冗発 四月 者 浅 野

正 逦

神奈川県川崎市奉区小向東芝町 1

株式会社東芝多摩川工

場内

创出 聊 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 班 人 弁理士 佐藤 **一 姓** 外3名

> r, j 77

1. 発明の名称

不確免性半導体メモリ

2. 特許請求の範囲

浮型ゲートと、この序型ゲートと容量粘 合している相称ゲートと、ドレインと、ソースと を行し、丽記序辺ゲート中への電子の住人による 貴き込みと同記序型ゲードからの電子の政用によ る消去とを電気的に行わせて、電気的にデータの 守き換えを行うことができる序辺ゲートトランジ スクをメモリセルとして用い、そのメモリセルの 投数によってメモリセルアレイを構成した不体発 住事群体メモリにおいて、

前記メモリセルアレイを、前記メモリセルの任 意数毎の複数のブロックに分割し、さらに、

前記が遊ゲートからの布子の放出を行わせる消 **垂信号を、前記ブロックのうちのあるブロック内** の前記トランジスクのみに加えるブロック毎消去 信号印加手段と、

前記序辺ゲート中へ母子の注入を行わせる哲き 込み信号を、前記プロックのうちのあるプロック 内の前記トランジスクのみのドレインに加え、他 のブロック内の用記トランジスクのドレインには 加えない、ブロック毎暫き込み信号印加手段と、 を有する、

不僅発性半導体メモリ。

何記メモリセルアレイは、前記メモリセ ルが行列状に配置されて構成されたものであり、

向記プロックは、前記メモリセルの行爪位のも のの任意数によって構成されている、請求項1記 萩の不謀発性半導体メモリ。

同記さブロック中の同記複数のメモリセ ルは、列方向に並ぶもののひドレインが共通に接 続されてそれぞれ共通ドレイン線を構成しており、 前記さ共通ドレイン線と前記者を込み信号を伝え るデータ段とはトランスファーゲートトランジス クを介して提続されており、何紀各トランスファ ーゲートのオン、オフはプロック選択デコーダに

よって行われる、請求項1又は2のいずれかに記 数の不揮発性半導体メモリ。

- 4. 前記各序遊ゲートトランジスクは、消去時に、前記消去信号印加手段によって正常圧の前記消去信号が印加されて、前記序遊ゲート中の電子を吸引する消去ゲートを育する請求項1~3のいずれかに記載の不揮発性半導体メモリ。

3. 三朝の詳制な説明 (兎朝の目的)

(産業上の利用分野)

本発明は、電気的にデータの消去が可能な不住 発性半導体メモリに関し、特に、非選択セルに電

多結晶シリコン層から構成された制御ゲートであ る。制御ゲート13はメモリセルのワード終とし ても使用される。また、14はP型の甚較であり、 15及び16はこの延収14上に形成されたり。 望虹散階からなるソース及びドレイン、17はコ ンググトボール、18はこのエングクトボール 17を介して上記ドレイン16と依頼されるアル ミニウム語からなるデータ段である。さらに、 1.9 は序遊ゲートトランジスタ四のゲート絶縁器 で、厚さは300人である。20は浮遊ゲート 11と角去ゲート12との間に設けられたゲート 、心环胶で、浮さは350人である。21は序道ゲ ート11と斜向ゲート13との間に設けられたゲ ート担保機である。このゲート担保機21は0-ローの構造 (Oride-Kitride-Oride)の3層構造解 で構成されている。また、22は再去ゲート12 と制御ゲート13との間に設けられたゲート絶縁 熱であり、これもローN-O構造のものにされて いる。23は河3府日のお枯品シリコン府13を ゲート電伍とする選択トランジスク部のゲート絶

正ストレスが別わる時間を短縮し、それによって 非選択セルに武動作が生じないようにした不極免 性半導体メモリに関する。

(従來の技術)

電気的に記憶データを消去し、消害を込みすることができるEEPROM (Electrically Erasable and Programmable ROM)は、紫外線消去型のEPROMと比べ、ボード上に組み込んだままの状態で電気信号によりデータ消去が可能であり、使い易いことから、制御用、1 Cカード (メモリカード) 用表に需要が急増している。特に、EEPROMの大容量化を実現するために第7A~7 C図に示すような構成のメモリセルが用いられる。

ここで第7A図はパターン平面図、第7B図は第7A図のB-B貨版面図、第7C図は第7A図のC-C線断面図である。これらの図において、11は第1層目の多時品シリコン層から構成された行選ゲート、12は第2層目の多時品シリコン器から構成された消去ゲート、13は第3層目の

社替である。また、24はフィールド絶殺版、 25は殺問絶政策である。

$$+ (A^{10} - A^{2}) + C^{10} + (A^{10} - A^{2}) + C^{12}$$

$$+ (A^{10} - A^{2}) + C^{10} + (A^{10} - A^{2}) + C^{12}$$

$$+ (A^{10} - A^{2}) + C^{10} + (A^{10} - A^{2}) + C^{12}$$

また、すべての容量の総和を C_T とすると、 C_T は次式で与えられる。

$$C_T - C_{FC} + C_{FE} + C_{FD} + C_{FS} \cdots \cdots (2)$$

従って、浮遊ゲートに加わる電圧 V _{FC}は次式で 与えられる。

$$v_{EC} = ((v_{CC} \cdot c_{EC} + v_{EC} \cdot c_{EE} + v_{D} \cdot c_{ED})$$
(3)

ここで、 $Q_{\{1\}}$ Z C_{T} = $V_{FG}(1)$ + Y_{S} = 0 V を代入すれば、上記(3)式は次のように書き直すことができる。

$$+ v^{D} + c^{ED} > c^{L} + c^{ED} = \cdots$$
 (4)

上記のようなメモリセルは、実際のメモリにおいてはマトリクス状に配置される。ここでは説明を簡単にするため、第10世に示すような4つの

とすると(存取ゲートトランジスタのしきい値 V_{TH}を1 Vとする)、序画ゲート11下には反転 姿ができ、メモリセルM1~M4のしきい値電圧 は低くなる。この状態をデータで1°がメモリさ れているとする。

次に、メモリセルアンイ中で1つのメモリセル、 例えばは1を選択し、それにデータを暫き込む場合、メモリセルの制能が一ト電位 V_{CC}(ワードは WL1の電位)を高電位、例えば+12.5 Vに、 ドレイン電位 V_D(データは DL1の電位)を高 電位例えば+10 Vに、ソース電圧 V_S、データは DL2の電位及びワードはWL2の電位を O V にそれぞれ設定する。また、川土ゲート電位 V_{FC} は例えば+5 Vとする。これにより、選択セル 出1では、呼迎ゲート)1の製位が上昇し、存き 込みやすくなる。選択セルは1のドレイン16近 役でホット・エレクロトン効果が起こる。インパ クト・アイオナイゼーションにより発生した場子 が存型ゲート11中に注入される。これにより深 メモリセルM1〜M4を有する4ピットのメモリセルアレイを考える。これら4個のメモリセルM1〜M4のドレイン16は2本のデータ線 D L 1. D L 2のいずれかに接続され、制御ゲート13は2本のワード線WL1. W L 2のいずれかに接続され、消去ゲート12は消去線ELに共通に接続され、バース15には基準電圧(例えば O V)が印加される。

このような構成のメモリセルアレイにおいては、データの消去は全てのメモリセルM1~M4について一括で行う。即ち、各メモリセルのソース電位 $_{\rm V}$ $_{\rm S}$ 、ドレイン電位 $_{\rm V}$ $_{\rm D}$ 及び制御ゲート電位 $_{\rm V}$ $_{\rm CC}$ をそれぞれ $_{\rm D}$ $_{\rm CC}$ $_{\rm CC}$

次に、上記したデータ也さ込み時における、非選択セルM2~M4に切わる電圧ストレスについて考える。出き込み時における前記(4)式の V_{CC} ・ C_{FC} と比較し、光分小さいので、書き込み時における(4)式は、次のように書き換えることができる。

$$v_{FG} = (C_{FC} \times C_{T}) v_{FG} + v_{FG(1)} \cdots (5)$$

ここで、登員比 C_{FC}/C_T を、例えばO. 6 とし、「1" のセルの $V_{FC(1)}$ = + 3 V、 *O* の τ ルの $V_{FC(1)}$ = - 3 V とする。また、選択セル M 1 と同一クード級W L 1 上にある非選択セル M 2 のデータが *O1 *O4 句を考える。M 2 の制

第ゲート電位 V_{CC} は1.2、5.Vである。このため、 が遊ゲート電位V_{FC}は、 洞記(5) 式により、 10. 5∨となる。しかしながら、消毒ゲート電 に∨_{SC}は5∨であるので、浮遊ゲート11から見 た消去ゲート12の竜位は、一ち、5Vとなって いる。このように、消去ゲート12に5V印加す ることにより、選択セルM1と同一のワード線 WL1上にある非選択セルM2の浮遊ゲート11 の消去ゲート12に対する電界が緩和される。こ れにより、異者を込みによる無動作を防ぐという 信頼性が向上する。一方、ドレイン16と浮選ゲ ート11との間に加わる電圧ストレスは、メモリ マルのデータが「1、 あるいは「0、 かにより大 さく異なる。第10囚中の4個のメモリセルM1 ~M4に加わる、ドレイン16の浮辺ゲート11 に対する電圧ストレスを第1段にまとめて示す。

那 : 多

セル	セルの テーク	WL1 -	WL2	DLi	DL2	٧ 33	FC	V - V FC	モード
М 1	-0-	12.5V		10,0		5 V			データ哲を込み
1.12	- 1 -	12.5·V			ŋν	5 Y	10.5V	-10.5V	(気管を込みのおそれ)
	.0.						4. 5 V	-4.5 V	
М3	.1.	The state of the s	0 V	10 ٧		5 V	3. 0 V	7. CV	
	-0.						- 3. 0 V	13. OV	(部削去のおそれ)
MA	-1-		οv		ov	5 V	3. 0 V	- 3. O V	
	.0.						- 3. 0 V	3. 0 V	

第10回において、非選択セルM2~4の序型ゲートへの電圧ストレスが最大になるのは、選択セルM1のワード線WL1と異なるワード線WL2に制御ゲートが接続されている非選択メモリセルM3においてデータが「0」の場合である。即ち、第1表からも分るように、この非選択セル
M3では、浮運ゲート11とドレイン16の間に+13.0 Vの電圧が加わり、浮運ゲート11中の電子がドレイン16に放出されか生じる。次に既しい条件は、メモリセルM2のデータが「1」の場合である。この状態では、電子が浮運ゲート11中に注入されて、緊要き込みが発生する可能性がある。

第11回は、このメモリセルを使用したメモリの従来の構成を示す回路圏である。図中、メモリセルアレイ31中の各々のセル30のドレイン16は、n本のデータ線DL1~DLnのいずれかに接続され、制御ゲート13は、m本のフード線WL1~WLmのいずれかに接続されている。

一(1) × t となる。又、第1 表のメモリセルM 2の制御ゲート13 が12、5 V、ドレイン16 が 0 V、すなわち前記第1 表の監督を込み状態のストレス時間は1 ビット当り最大で (n-1) × t となる。ここで、何は上述のように行政数、n は 列収数である。

何えば、1 M ビットのメモリ (128 K ワード × 8 ビット) の場合、n - 128、n - 1024 となる。1 ビットの書き込み時間を1 msとすると、 窓用去のおそれのある状態のストレス時間は、

165× (1024-1) -1. 0238 (a) となる。又、消費を込みのおそれのある状態のス トレス時間は、

las×127-127as

となる。浮遊ゲート11の投稿機の厚さが300人であることを労困し、また調剤虫、調査を込みの最きる確単がストレス時間に比例することを考えれば、信頼性については問題ないレベルである。
第12人で12の厚には、第2

第12A~12C日には、第2の従来例としての用去ゲートを介しないEEPROMセルを示す。

かつ、メモリセル30.30.…の消去ゲート
12は、消去録ELに共通に接続され、ソース
15には基準電圧、例えば0 (V) が印加される。
メモリセルアレイ31中の全メモリセル30の消去ゲート12は共通とされているので、データ音
き込みに際しては、全メモリセル30の消去ゲートに同時にVECが印加されることになる。なおお
第11図において、32は行デコーダ、33は列デコーダ、34-1~34-nは列選択トランジスク、35はパス線、36はデーク人力回路、37はセンス増幅回路、38はデータ出力回路、39は消去用昇圧回路、41はアドレスパッファである。

ここで、1 セル(1 ピット)当りのデータ書き込み時間をしとし、原次全ピットへ審き込む場合を考える。非選択状態のメモリセル(第1表のM3)において、制即ゲート13が0 V、ドレイン16が10 Vとなるストレス時間、すなわち前記第1表で説明した無消去状態のストレス時間は、1 ピット当り(1 つのセルについて)最大で(m

第7A~7C図と同窓の部分には、同一の番号を付してある。第7A~7C図のEEPROMセルと異なる点は、消去ゲートがないことのほか、制御ゲート13をゲートとする選択トランジスクがなく、浮型ゲート11に直接ソース15及びドレイン16が接している点にある。さらに、浮型ゲート地球勝19は、約100Aと薄くしてある。次に、第12A~12C図の動作原理を説明す

加去時には、ソース15に加去地区10Vを印加し、ドレイン16をフローティング、制御ゲート13を0Vとする。これにより、薄い浮遊ゲートを収入19を介して浮遊ゲート11とソース
15との間に高電圧が印加される。これにより、ファウラー・ノルトハイムのトンネル効果により、浮遊ゲート11中の電子がソース15に向けて放出され、消去が行われる。

Š.

型を込み時には、ドレイン15を約6V、ソースを0V、制御ゲート13を12Vとする。これにより、ドレイン16の近傍で発生したホットエ

レクトロンが序辺ゲート11に注入され、者き込 みが行われる。

このメモリセルを用いてアレイを構成する場合は、第11包のセルと入れかえて用い、且つ消去はELを全メモリセルの共通ソースVSに接続すれば良い。これにより、全メモリセルについて一個消去が行われる。

(范明が解決しようとする辺逝)

以上のように、第1の従来の技術では、メモリセルを一括消去することにより、全メモリセルのストレス状態がクリアーされることにより、習き込み、消去(以下、これをW/Eという。)のくり返しを倒えば10⁴回行なってもストレスが異様されることもなく、問題は起こらない。

さころが、一括消去では、消去したくないメモ リセルまで消去されてしまうため、使用しづらい。

以外のすべてのブロック(ワード線1022本分)が10⁴ 回W/8をくり返した場合に最大となる。 よってその時間の最大は、

1 *s × 1 0 2 2 × 1 0 4 - 1 0 2 0 0 8

となり、過去なストレスが無わることとなり、誤 過去を起すおそれが大きい。

また、上記到2の従来例として第12A~12 C図のEEPRO村は、メモリセルが2層ポリシ リコンのみで構成されており、微細化には適して いる。しかし、前述のようにブロック化してブロック 加去を行う場合には、非選択セルのドレイン に知わるストレスが大きい。特に、地段級19が 100人と違いことからブロック消去は困難であった。

本範明は、上記のような問題を考慮してなされたもので、その目的は、メモリセルアレイを複数のプロックとして、非選択プロックには書き込み時のストレスが印加されないようにし、書き込み時に非選択のメモリセルが影動作を起さないよう

このように、セルをブロック毎に分割した場合において非選択セルにストレスが加わる時間を考える。先ず第1に無名を込みのおそれ(第1表を照)のストレス時間について考える。このストレス時間はブロック分割を行わない一括消去型のときと同じである。次に、誤消去のおそれ(第1表 参照)のストレス時間について考える。このストレスは、選択ブロック(ここではワード線2本分)

にした、信頼性の高い不研究性半導体メモリを提供することにある。

(范明の構成)

(課題を解決するための手段)

お発明の第1のメモリは、序辺ゲートと、この。 浮遊ゲートと容量粘合している制御ゲートと、ド レインと、ソースとを行し、前記存進ゲート中へ の無子の注入による書き込みと同記序選ゲートか らの電子の放出による消去とを電気的に行わせて、 出気的にデータの書き換えを行うことができる岸 ガゲートトランジスクをメモリセルとして用い、 そのメモリセルの仮数によってメモリセルアレイ を構成した不確範世半導体メモリにおいて、前記 メモリセルアレイを、前記メモリセルの任意数毎 の複数のブロックに分割し、さらに、回記浮遊ゲ ートからの提子の故出を行わせる消去信号を、前 記プロックのうちのおるブロック内の回記トラン ジスクのみに加えるプロック毎項去信号印加手段。 と、同記序辺ゲート中へ電子の従人を行わせる書 さ込み信号を、府記ブロックのうちのあるブロッ

ク内の前記トランジスタのみのドレインに加え、 他のプロック内の前記トランジスタのドレインに は加えない、プロック毎費き込み信号印加手段と、 を有するものとして構成される。

本免明の第2のメモリは、前記第1のメモリに おいて、前記メモリセルアレイは、前記メモリセ ルが行列状に配置されて構成されたものであり、

前記プロックは、前記メモリセルの行単位のものの任意数によって構成されているものとして構成される。

本発明の第3のメモリは、前記第1又は第2のメモリにおいて、前記各プロック中の前記複数のメモリセルは、列方向に並ぶものの各ドレインが共通に接続されてそれぞれ共通ドレイン線を構成しており、前記各共通ドレイン線と前記者を込み信号を伝えるデータ線とはトランスファーゲートのオン、オフはプロックを分して接続されており、前記というシスファーゲートのオン、オフはプロックが表示で行われるものとして構成される。

ス)が印加されない。これにより、メモリセル日 体としての信頼症が向上する。

本苑明の第4のメモリは、前記第1~3のいず

(実施例)

本発明の実施到は、簡単には、メモリセルアレイを複数のプロックに分割し、このプロック単位で構気的に消去可能とし、且つ、豊き込み時には、非選択プロックに電圧スレトスが印加されないようにしたものである。このような構成にすることにより、実施例では、W/Eの書き換えサイクルに対して高度領性を実現している。

第1回に本発明の第1実施網を示す。この第1 回において、第11回と同時の部材には、第11 回と同一の符号を付している。

メモリセルアレイ31-1-31~kは、複数のワードは(ここでは2次分)を一まとめにしたもので、それぞれ行デコーダ32~1~32~kに接続されている。各プロック内(各メモリセルアレイ31-1~31~k内)の各メモリセルの消去ゲートは、プロック内で共通に接続されているが一下は、プロック内で共通に接続されてい

れかのメモリにおいて、前記各序型ゲートトランジスタは、消去時に、前記消去信号印加手段によって正電圧の前記消去信号が印加されて、前記序型ゲート中の電子を吸引する消去ゲートを育するものとして構成される。

本発明の第5のメモリは、前記第1~3のいずれかのメモリにおいて、前記各序遊ゲートトランジスクは、前記辞遊ゲート中の電子を吸引するための消去ゲートを有しないタイプのものであり、前記消去信号印加手段は前記各行遊ゲートトランジスクのソースに正電圧の前記消去信号を印加するものとして構成される。

(作 用)

複数のメモリセル(浮遊ゲートトランジスク)から構成されるメモリセルアレイは、複数のメモリセルからなるブロックに分割されている。各ブロックにおいて、ブロック内のメモリセルは一括で消去される。また、あるブロック内のあるメモリセルへの習き込み時には、他のブロック内のメモリセルのドレインには、密き込み信号(ストレ

る。消虫用デコーダ44-1~44-kは、これらの消去線をL1~ELkの1つを選択するためのものである。各ブロック内の各メモリセル30のドレインは、各共通ドレイン43にそれぞれ検託されている。この各共通ドレイン43は、アレイ選択トランジスク42-1~42-nのゲートは、ブロック毎のものが共通に扱続され、ブロック選択はBSL1~BSLkとされている。これらの選択はBSL1~BSLkは、それぞれブロック選択デコーダ45-1~45-kに接続されている。

その他の構成は、第112回のものとほぼ同様である。

次に、上記の装置の動作を説明する。

が表明、例えばセルアレイ31-1のブロック をが去する場合について説明する。

この場合には、売ず、川去川デコーダ44-1 が選択される。これにより、川去線EL1には消 本電圧 V_{EC} (約20 V) が印加される。他の消去 用デコーダ 44 - 2 - 44 - kは非選択となり、 消去線 E L 2 - E L k は O V となる。又、各 T レイ 3 1 - 1 - 3 1 - kにおいて、すべてのワード はは O V となり、ブロック選択線 B S L 1 ~ B S L k も O V となり、共通ドレイン 4 3 が略 O V となる。これにより、メモリセルアレイ 3 1 - 1 の全てのメモリセルは同時に消去される。

次に、書き込み時について説明する。例えば、アレイ31-1のメモリセルM1に書き込む場合、データ入力Dinが「0」とする。データ入力回路36から考き込み電圧が出力され、共通パス線35が12 Vとなる。また、列デコーダ33によって列選択線CL1が選択されて12 Vとなる。さらに、プロック選択線B×L1を 2 Vとする。れて、プロック選択線B×L1を 2 Vとする。列選択線CL1の選択により、データ線DL1が10 Vとなる。プロック選択線BSL1の選択により、トランジスタ42-1につながる共通ドレイン43610 Vとなる。又、行デコーダ32-

れて5 V となる。列デコーグ 3 3 による列選択様 C L 1 の選択により、データ様 D L 1 が選択され る。これにより、選択されたメモリセル風1かっク 3 1 - 2 - 3 1 - k 中のプロック選択トランス クス 2 - 1 - k 中のプロック 3 1 - k により、はすべてオフしている。 れにより、他のアレイ 3 1 - 2 - 3 1 - k におり れにより、他のアレイ 3 1 - 2 - 2 におり れにより、他のアレイ 3 1 - 2 で 4 D L 1 からにより、 なれている。このため、データ様 D L 1 いり はされている。このため、データ様 D L 1 によりり される寄生智量が大幅に減る。これによりも される寄生智量が大幅に減る。これにより、 とれるの元数環時が近端される。但も ク環 D L 1 の元数環時が近端される。 の元数環時が近端される。 とれるの元数環時が近端される。 の元数環時が近端される。 とれるの元数環時が近端される。 のより、 はれるの元数環時が近端される。 のより、 はれるの元数環時が近端される。 のより、 のより、

制えば、1 Mビットのメモリを第1 辺の状成のようにしたときに、セルM3に知わるストレス時間について、従来の第1 1 辺の場合と比較する。セルM3にストレスが加わるのは、河じブロック31-1 中のセルM1がデータ者を込み対象とさ

1によってワード線WL1が選択されて12Vとなる。これにより、選択されたメモリセルM1に書き込みが実施される。

一方、非選択のブロック選択線BSL2~BSLkはOVである。このため、非選択ブロックのセルアレイ31~2~31~kの全てのブロック選択トランジスク42~1~42~nはオフしている。従って、非選択ブロックのセルアレイ31~2~31~kにおいては、全ての共通ドレイン43が鳴OV(フローティング状態)となっている。そのため、非選択のセルアレイ31~2~31~kにおいては、各セル30のドレインには電圧ストレスは印加されない。

次に、読み出し時について説明する。メモリセルM1からのデータを読み出すとする。このときには、ブロック選択デコーダ45-1が選択される。これにより、ブロック選択録BSL1のみが5Vとなる。他のBSL2~BSLkは非選択となり、0Vとなる。選択されたブロック31-1のワード線WL1が行デコーダ32-1で選択さ

れたときのみである。他のブロック31-2~31-kのどのセルが書き込み対象とされたときも、セルは3にはストレスは加わらない。よって、M3に加わるストレス時間は、第1図の場合(2世のワード線を1つの行デコーダに接続した場合)には、1名き込み時間となる。この1分き込み時間を、前と同様に1まとすると、当然ストレス時間は1まとなる。これは、従来の(a)式の場合の1、023Sより若しく小さいのがわかる。よって、実際上、セルが3は影響としない。

第2回は、第1回の運路を実際にレイアウトした一例の一部を示す回路目である。第3A~3C回は、第2回の回路間に対応したレイアウトの単面四及び断面型である。即5、第3A図が非面型、第3B図はB-Bは断面型、第3C図はC-C環動面型である。第3A~3C図において、第7A~7C図と同一の構造部には、同じ符号をつけている。

ここでは、行に第2日からわかるように、1プロック中にはワードはが4本ずつ含まれている。

そして、1本のテータ線(例えばDL1)にプロ ック選択トランジスク42~1を通してつながる メモリセルは、4つとなる。特に、第3A図に示 すレイアウト上の特徴は、これらの4つのメモリ セルの共通のドレイン16は拡散層16Aのみで つながっており、AI 紋とコンタクトさせていな い点にある。この共通のドレイン16は、ブロッ ク選択トランジスタ42-1を通して、拡散層 16Aにつながっている。この拡散層16Aは、 コンタクト17を介して、データ線(AI) DL 18につながっている。これにより、コンタクト 17は上下のブロック合わせて8つのトランジス クについて1つとなる。すなわち、コンククトの 数は1/4になり、パターンの縮小化に有効に作用 する。また、各セル30のソース15は、拡散層 15Aで共通につながり、且つV_{SS}線 (Al) 26にコンタクト17Aを介してつながっている。 第4回に、ブロック消去を可能とした別の実施 例を示す。この第4回は、消去ゲートを育しない 別12A~12C囚に対応するものである。 昇4

次に、セルM2におき込む場合について説明する。データ以口し1、ワード以WLSが選択され、 DL1-6V、WL5-12Vとなる。

さらに、ブロック選択線BSL2及びソース選択線SSL2が選択され、それぞれ12Vとなる。 さらに、共通ソース線V_{SSk}はOVとなる。これにより、メモリセル3O(M1)に書き込みが行われる。このとき、他のブロックのブロック選択線BSL1、BSL3~BSLkはすべてOVとなっている。このため、デーク線DL1がたとえるVとなっていても、非選択プロックのメモリセル3Oのドレインにはストレスが加わらない。非選択プロックのソース選択線SSL1、SSL3~SSLkについてはOVとするのが好ましいが、オンしていても特に問題は生じない。

375人〜50回は前は20の実際のレイアウトを示す。25、35人型は平面図、対50回が8ーBは新面図、対50回はC-Cは断面図である。これらの目における基準的な配置は第3人〜30回と同様であるが、それらの目と特に異なる点は、

図が52図と異なる点は、共通ソース線 V SSt と プロック内のメモリセルの共通ソース 46 との間に、ソース選択トランジスク 47 を設けた点にある。このトランジスタ 47のゲートは、プロック毎に共通に接続され、且つソース選択線 S S L 1 ~ S S L k (S S L 2. S S L 3 のみ図示)に接続されている。

次に、第4図の動作を説明する。

第4回におけるワード線WL5~WL8のプロックが選択されるとする。

消去時には、プロック選択線BSL2及びワート線WL5~8が0V、ソース選択線SSL2が12V、共通ソース線V_{SS*}が12Vとなる。又、非選択プロックのソース選択線SSL1、SSL3~SSLkはすべて0Vとなる。この状態では、選択されたプロックの共通ソース線46のみに約10Vが印加され、選択プロックにおけるメモリセル30が消去される。一方、非選択プロックにおいては、メモリセルのソースには消去は印加されないことから、消去は行われない。

共通ソース線 V SSt 27を第2Alで行ない、データ線DL1~DLnを第1のAlで行ない、共通ソース線 V SSt をデータ線DL1~DLnと遊交させた点にある。このようにすることによって、協方向のセルビッチをデータ線DL1~DLnの第1のAl 配線のビッチで決めることができ、セルサイズの縮小化が可能となる。

又、上記とは逆に、第18日のALを共通ソース線V_{SSt} に用い、第2份目のALをデータ線に用いても良い。さらに、第3A~3C図のように、共通ソース線V_{SSt} を、デーク以と平行にすることもできる。このようにすれば、セルサイズが少々犠牲にされるにしても、川一層のALで配線でき、プロセスが容易となる。

対 6 回には、さらに式なる実施例を示す。 対 4 図と異なる点は、ソース選択以及びソース選択トランジスクを設けるかわりに、ブロック毎にメモリセル共通ソース 4 6 に専用のソース以 $V_{SS \neq 1} \sim V_{SS \neq 1}$ の 5 日本の 5 の 5 日本の 5 の 5 日本の 5

次に、第6図の動作を説明する。消去時には、選択されたブロックの共通ソース線のみに高電圧が印加され、そのブロックが消去される。例えば、フード線WL5〜WL8のブロックが選択されたとすると、共通ソース線 V_{SS+2} のみが、図示しない消去用デローダで選択され、そこに10Vが印加され、メモリセルが消去される。他のブロックの共通ソース線 V_{SS+1} 、 V_{SS+3} $\sim V_{SS+k}$ $\downarrow 0V$ になっており、消去は行われない。

書き込み時、および読み出し時には、北通ソース線 $V_{SS+1} = V_{SS+k}$ はすべて0 V_{CCC} っている。この点を除き、各信号は第 3 A = 3 C 図の動作のときと同じである。この第 6 図の例では、共通ソース線 $V_{SS+k} = V_{SS+k}$ は、第 5 5 A = 5 C 図と同様に、第 2 胎目のA k によりデータ線の第 1 胎目のA k と直角な方向に配線される。

類性を向上させることができる。

4. 国面の間単な設明

第1回は本発明の第1実施列の回路型、第2回はその実際のパターンに沿った回路区、第3回は第2回のパターンを示す平平型、3-8時及びA-A線所面型、第4回は本発明の第2実施例の実施のパターンに沿った回路型、第5回はその平面型、8-8段及びC-C線断面型、第6回は水免別の第3実施例の実際のパターンに沿った回路型、第6回は従来側の一部を示す平面型、8-8段及び不列車は従来の水を延回路型、第10回は従来のメモリセルアレイの一部を示す回路型、第10回は従来のメモリセルの平面型、8-8時及びC-C線断面型である。


11…序辺ゲート、13…材のゲート、 15…ソース、16…ドレイン、30…序辺ゲートトランジスタ、31~1~31~k…ブロック、 的には容易となる。このときは、プロック消去はできず、全セルー括消去となる。もし、プロック消去を行なう場合には共通ソース線 V SS+ を10 Vとし、選択されたプロックにおけるワード線ののみを0 V に りんぱワード線W L 5 ~ W L 2 りにおけるワード線 W L 1 ~ W L 4 . W L 9 ~ W L m のすべてを12 V にする。これにより、非選択ワード線のメモリセルの保証が一ト11とソース15との間の電圧は、選択セルのそれに比較して大幅に小さくなる。これにより、非選択ワード線のメモリセルのみのプロック消去が行われる。


(発明の効果)


本発明によれば、メモリセルをプロック毎に分割し、あるプロップ中のあるメモリセルに書き込みを行う数には、他のプロックのメモリセルには書き込み位圧 (ストレス) が加わらないようにしたので、あるセルへの書き込み時における他のセルでの舞動作を防止して、メモリ全体としての信


4 2-1~4 2-k…ブロック選択トランジスタ、 4 4-1~4 4-k…消去用デコーダ(消去信号 印加手段)、4 5-1~4 5-k…ブロック選択 デコーダ、DL1~DLn…データ線。


出断人代理人 佐 芽 一 獎

















第4图



第5A図





第5B図





第5C図

._ = 00












第78四




第7C図



第10図





第11四

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

		BLACK BORDERS
		IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
		FADED TEXT OR DRAWING
/	R	BLURED OR ILLEGIBLE TEXT OR DRAWING
	۵	SKEWED/SLANTED IMAGES
		COLORED OR BLACK AND WHITE PHOTOGRAPHS
		GRAY SCALE DOCUMENTS
		LINES OR MARKS ON ORIGINAL DOCUMENT
		REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
		OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox